Next:
List of Figures
Up:
Laboratorio de Estructura y
Previous:
Laboratorio de Estructura y
Contents
Contents
List of Figures
List of Tables
Características y parámetros de los CIs
Tensión de alimentación: +5V continuos
Niveles lógicos
TTL
CMOS
Inmunidad al ruido: margen de ruido
Retardo de propagación
Fan-out
TTL
CMOS
Disipación de potencia
TTL
CMOS
Producto velocidad-potencia
Prácticas
Determinación del tiempo de propagación
Biestables
El cerrojo SR
El cerrojo SR con entrada de habilitación
El flip-flop SR
El flip-flop JK disparado por flanco
Características de operación
Retardo de propagación:
t
PLH
y
t
PHL
Tiempo de set-up (establecimiento):
t
S
Tiempo de hold (mantenimiento):
t
H
Anchura de los impulsos:
t
W
Frecuencia máxima de funcionamiento:
f
max
Disipación de potencia:
P
Prácticas
El biestable SR con puertas NOR
El biestable SR con puertas NAND
El cerrojo D obtenido a partir del cerrojo SR
El cerrojo JK
El cerrojo D obtenido a partir del cerrojo JK
El cerrojo SR con entrada de habilitación
El cerrojo JK con entrada de habilitación
El cerrojo SR con entradas de habilitación, PRESET y CLEAR
El cerrojo JK con entradas de habilitación, PRESET y CLEAR
El flip-flop SR disparado por flanco positivo
El flip-flop SR disparado por flanco negativo
El flip-flop JK disparado por flanco positivo
El flip-flop SR maestro-esclavo
El flip-flop JK maestro-esclavo
Contadores
Contador binario asíncrono ascendente
Contador BCD asíncrono ascendente
Contador binario síncrono ascendente
Contador binario síncrono ascendente/descendente
Contador BCD síncrono ascendente
El contador en anillo
El contador Johnson
Prácticas
Contador binario asíncrono ascendente
Contador binario asíncrono descendente
Contador asíncrono ascendente BCD
Contador síncrono binario de 4 bits
Contador síncrono ascendente/descendente
Contador síncrono BCD ascendente
El contador en anillo
El contador Johnson
Diseño de circuitos secuenciales
Diseño de un contador BCD síncrono ascendente
Diagrama de estados
Tabla de transiciones
Minimización de la lógica combinacional
Implementación
Diseño de un contador síncrono BCD ascendente/descendente
Diagrama de estados
Tabla de transiciones
Minimización de la lógica combinacional
Implementación
Detector de secuencias de tres o más unos consecutivos
Digrama de estados
Tabla de transiciones
Minimización de la lógica combinacional
Implementación
Prácticas
Contador de estados impares
Generador de secuencia 3,4,5,6,7
Analizador de entradas
Detector de secuencias de ceros solapadas
Detector de secuencias de ceros no solapadas
Detector de secuencias de pares de bits alternos
Detector de eventos
Codificador unario
Decodificador unario
1999-05-21
